| 000 |
|
01330nam0 2200265 450 |
| 005 |
|
20190904090859.2 |
| 010 |
__ |
■a978-7-5124-2991-8■dCNY79.00 |
| 100 |
__ |
■a20190904d2019 em y0chiy50 ea |
| 101 |
0_ |
■achi |
| 102 |
__ |
■aCN■b110000 |
| 105 |
__ |
■aak a 000yy |
| 106 |
__ |
■ar |
| 200 |
1_ |
■aCPLD/FPGA设计与应用基础教程■ACPLD/FPGAshe ji yu ying yong ji chu ji+...... |
| 210 |
__ |
■a北京■c北京航空航天大学出版社■d2019.8 |
| 215 |
__ |
■a403页■c图■d24cm |
| 300 |
__ |
■a普通高校“十三五”规划教材 |
| 320 |
__ |
■a有书目 (第401-403页) |
| 330 |
__ |
■a本书涵盖了Verilog HDL和System Verilog设计、仿真及验证所需的理论知识点, 同时涵盖了时序约束+...... |
| 333 |
__ |
■a本书可作为高年级本科生或研究生的CPLD/FPGA教材, 又可作为从事CPLD/FPGA项目开发实践的工程技术人员的+...... |
| 517 |
1_ |
■a从Verilog HDL到System Verilog■Acong Verilog HDLdao System Ve+...... |
| 606 |
0_ |
■a可编程序逻辑器件■j教材■x系统设计■Ake bian cheng xu luo ji qi jian |
| 690 |
__ |
■aTP332.1■v5 |
| 701 |
_0 |
■a郭利文■4编著■Aguo li wen |
| 701 |
_0 |
■a邓月明■4编著■Adeng yue ming |
| 801 |
_0 |
■aCN■b上海新华■c20260909 |
| 905 |
|
■aHNUU■b001020430■b001020431■b001020432■b001020433■b00102043+...... |
(共0票)
评价
